Sigrity är det mest beprövade verktyget för modellering, signal- och effektintegritetsanalys för PCB och IC.
Sigrity ger highspeed designern allt han behöver. Det är den mest kraftfulla, avancerade sammankopplingsmodelleringen, signal- och effektintegritetssimuleringen för PCB och IC.
Med Cadence® Sigrity™ PowerDC™, med den extra noggrannheten av elektrisk/termisk samsimulering, får du försäkran om att din PDN fungerar som förväntat. Med PowerDC kan du enkelt lokalisera oavsiktliga spänningsförluster, höga strömtätheter, via med för höga strömmar och termiska hotspots. Alla dessa effekter kan avsevärt påverka kvaliteten på designen och begränsa produktens livslängd.
Med Cadence® Sigrity™ OptimizePI™ får du insikt i hur PDN-frekvensegenskaperna ser ut för varje enskild komponent, inklusive plandesign och placering i stackupen, frånkoppling, deras routing och placering, såväl som routing från leveransplaner till komponenter. Placerade kopplingar kan också optimeras vad gäller pris vs. prestanda och verifiera EMI-prestanda genom att mäta impedans för självvalda platser på layouten.
Simultaneous switching noise (SSN) kan ändra timingen på ett minnesgränssnitt. Med Sigrity™ Power-Aware SI får du en komplett lösning för att analysera källsynkrona gränssnitt som används för t.ex. DDR3 och DDR4 minnesgränssnitt. Power-Aware SI innehåller både verktyg för layoutextraktion av banor och förnödenheter samt intuitiva simuleringsverktyg för parallell bussanalys som kan generera rapporter med information om tidsmarginaler som uppfylls enligt JEDEC-standarden.
Utför chip-till-chip-analys på dina High-Speed SerDes-gränssnitt, såsom PCI Express® (PCIe®), HDMI, SFP+, Xaui, Infiniband, SAS, SATA och USB med industristandardiserade IBIS AMI-modeller. Du kan utföra förlayoutanalyser med hjälp av mallar och längs vägen lägga till modeller av komponentpaket, kopplingar och layouter för att spegla hela gränssnittet. Simuleringar kan användas för att identifiera överhörningsproblem och visa inte bara signalerna i gränssnittet, utan även signaler efter klocka och dataåterställning (CDR), som beskrivs i IBIS AMI-modellen. Genom att simulera hela gränssnittet med miljontals bitar kan den totala bitfelsfrekvensen (BER) beräknas för att avgöra om jitter- och brusnivåerna ligger inom specificerade toleranser.